1. Tecnología de bajo consumo a nivel de proceso
En el nivel tecnológico actual, el consumo de energía de SoC (sistema en chip) se debe principalmente al consumo de energía de salto y a la fórmula. (2): Se sabe que al reducir el voltaje de la fuente de alimentación, se puede reducir el consumo de energía de salto, razón por la cual el voltaje de la fuente de alimentación del circuito integrado se redujo de los 5 V originales a 3,3 V, y luego a 1,8 V y 1,3 V. o incluso más bajo.
2. Tecnología de bajo consumo a nivel de puerta
En la era submicrónica profunda, SoC (sistema en chip) logra principalmente tecnología de bajo consumo a través de bajo voltaje. CMOS tiene ventajas en muchos aspectos. Tiene grandes ventajas y varios fabricantes de EDA también brindan un soporte muy completo, por lo que en la mayoría de los casos se elige CMOS complementario.
Las puertas de transmisión tienen sus ventajas dentro de un rango muy limitado. Por ejemplo, el consumo de energía de los circuitos Full Adder a altos voltajes de suministro de energía es menor que el de los CMOS complementarios. Cuando se usa CPL para implementar multiplicadores. También muchas ventajas. Gran ventaja.
3. Tecnología de bajo consumo de nivel de transferencia de registros (RTL)
La tecnología de bajo consumo RTL comienza principalmente con la reducción de fallas no deseadas (fallas: interruptores espurios, aunque este tipo). de salto no tiene ningún impacto negativo en la función lógica del circuito, conducirá a un aumento en el factor de salto A, lo que conducirá a un aumento en el consumo de energía.
4. Tecnología LP a nivel de sistema
Las tecnologías de bajo consumo a nivel de sistema incluyen principalmente tecnología de control de puertas, circuitos asíncronos, etc. La tecnología de reloj cerrado es posiblemente la tecnología de bajo consumo más eficaz disponible actualmente. Sin tecnología de reloj controlado, el mismo valor se cargará repetidamente en registros posteriores en el flanco ascendente de cada ciclo de reloj, lo que provoca un consumo de energía innecesario en registros, redes de reloj y multiselectores posteriores.
Información ampliada
Actualmente, la industria del diseño de chips se enfrenta a una serie de desafíos. El sistema en chip (SoC) se ha convertido en el foco de la industria del diseño de circuitos integrados. Cada vez más fuerte, y su escala es cada vez más grande. La escala de los chips SoC es generalmente mucho mayor que la de los ASIC ordinarios. Al mismo tiempo, debido a las dificultades de diseño causadas por procesos submicrónicos profundos, la complejidad del diseño de SoC ha aumentado considerablemente.
En el diseño de SoC, la simulación y la verificación son los aspectos más complejos y que consumen más tiempo del proceso de diseño de SoC, y representan aproximadamente del 50 al 80 % de todo el ciclo de desarrollo del chip. Los métodos de verificación se han convertido en la base del SoC. La clave para un diseño exitoso.
Reorganizar continuamente la cadena de valor, centrándose en el área, el retraso y el consumo de energía, y cambiar al rendimiento, la confiabilidad, la interferencia electromagnética (EMI), el ruido, el costo, la facilidad de uso, etc., para que el Las capacidades de integración a nivel del sistema se están desarrollando rápidamente. ?
La idea central de utilizar la tecnología SoC para diseñar sistemas es integrar todo el sistema electrónico de aplicaciones en un solo chip. Al diseñar sistemas de aplicaciones que utilizan tecnología SoC, todos los circuitos del sistema están integrados, excepto aquellos circuitos externos o piezas mecánicas que no se pueden integrar.