[2] J. S. Denker, "Review of Adiabatic Logic Computing", IEEE symp, Low Power Electronics, 94-97, 1994.
[3] A.P. Chandrakasan, S. Sheng, R.W. Brodersen, Diseño digital CMOS de bajo consumo, Revista IEEE Solid-State Circuits, Volumen 27, Volumen 4, Páginas 473-484, 1992.4.
[4] A. G. Dickinson y J. S. Denker, "Dynamic Adiabatic Logic", Revista IEEE Solid-State Circuits, Volumen 30, 311-315, 1995.5.
[5] J. G. Kohler y W. C. Athas, "Conmutación adiabática, computación de baja energía y almacenamiento y borrado de información física", IEEE Press, Pmc. , IEEE Press, 1992.10.
[6] T. Gabala, Fuente de alimentación por impulsos CMOS, Simposio IEEE, Electrónica de baja potencia, págs. 98-99, 1994.10.
[7] B. Voss y M. Glesner, "Low-Power Sinusoidal Clocks", Simposio Internacional sobre Circuitos y Sistemas, págs. 108-111,
2001.5
[8] A. Kramer, J. S. Denker, S. C. Avery, A. G. Dickinson y T. R. Wik, Familia de lógica adiabática de retroalimentación positiva mejorada, "Computación adiabática de la familia lógica 2n-2n2d", IEEE Symp, Documento sobre circuitos digitales a gran escala , Páginas 25-26, 650.
[9] A. Kramer, J. Denker, B. Flower y J. Moroney, Cálculo adiabático de segundo orden con circuitos lógicos 2n-2p y 2N-2N2P, Diseño de baja potencia, Colección de artículos del simposio internacional , págs. 191-196.