05 Si se repiten continuamente las pruebas de fabricación 1 a 5, se puede obtener el estado de control 8042. Reinicio parcial/encendido confirmado; el arranque de la ROM es inminente. DMA está lo más preparado posible o está fuera de servicio.
06 Preparación inicial del chip del circuito, deshabilitando el video, la paridad, el chip del circuito DMA y limpiando el chip del circuito DMA, todos los registros de página y los bytes de parada CMOS. Se inició el cálculo de la ROM de la suma de verificación del BIOS de la ROM, así como la verificación de que el búfer del teclado esté borrado. La prueba de lectura/escritura del registro de página inicial de DMA está en curso o falló.
07 Prueba 2 del procesador, verificar el funcionamiento de los registros de la CPU. La suma de comprobación del BIOS de la ROM está bien, el búfer del teclado se borró, emita el comando BAT (Prueba de garantía básica) al teclado.
08 Haga que el temporizador CMOS realice los preparativos iniciales y actualice el ciclo del temporizador normalmente. Se ha emitido un comando BAT al teclado y el comando BAT está a punto de escribirse. La verificación de actualización de RAM está en progreso o falló.
09 EPROM verifica la suma y debe ser igual a cero para pasar. Verifique la prueba de seguridad básica del teclado, seguida de la verificación de los bytes de comando del teclado. Las primeras pruebas de RAM de 64K están en marcha.
0A hace los preparativos iniciales para la interfaz de vídeo. Se emite el código de bytes de comando del teclado y los datos del byte de comando están a punto de escribirse. El primer chip de RAM de 64 K o línea de datos falló y se desplazó.
0B prueba el 8254 canal 0. Al escribir el byte de comando del controlador del teclado se emitirá un comando de bloqueo/desbloqueo para los pines 23 y 24. La primera lógica par/impar de 64K RAM falló.
0C Prueba 8254 canal 1. Los pines 23 y 24 del controlador del teclado están bloqueados/desbloqueados; se emite el comando NOP. La línea de dirección de la primera RAN de 64K está defectuosa.
0D 1. Compruebe si la velocidad de la CPU coincide con el reloj del sistema. 2. Compruebe si el valor programado del chip de control coincide con la configuración inicial. 3. Prueba del canal de vídeo, si falla sonará la bocina. El comando NOP ha sido procesado; luego pruebe el registro de parada CMOS. Fallo de paridad de la primera RAM de 64 K
0E Pruebe el byte de apagado del CMOS. Se calculará la prueba de lectura/escritura del registro abierto de parada de CMOS; Inicialice la dirección del puerto de entrada/salida.
0F Prueba CMOS extendido. Suma de comprobación CMOS calculada escrita en el byte de diagnóstico; comienza la preparación inicial de CMOS.
10 Pruebe el canal 0 de DMA. CMOS se preparó inicialmente y el registro de estado de CMOS está a punto de prepararse inicialmente para la fecha y hora. El primer bit 0 de RAM de 64K falló.
11 Pruebe el canal DMA 1. El registro de estado CMOS se preparó inicialmente para deshabilitar el DMA y el controlador de interrupciones. El primer bit 1 de 64DK RAM falló.
12 Registro de página DMA de prueba. Deshabilite el controlador DMA 1 e interrumpa los controladores 1 y 2; deshabilite la visualización de video y prepare el puerto B inicialmente. El primer bit 2 de 64DK RAM falló.
13 Pruebe la interfaz del controlador de teclado 8741. La visualización de vídeo está desactivada y el puerto B está preparado inicialmente; la inicialización del chip/detección automática de memoria está a punto de comenzar. El primer bit 3 de 64DK RAM falló.
14 Pruebe el circuito disparador de actualización de memoria. La inicialización del chip del circuito/detección automática de memoria finaliza; la prueba del temporizador 8254 está a punto de comenzar. El primer bit 4 de 64DK RAM falló.
15 Pruebe los primeros 64K de memoria del sistema. El temporizador del canal 2 está a mitad de prueba; 8254 El temporizador del canal 2 está a punto de completar la prueba. El primer bit 5 de 64DK RAM falló.
16 Cree la tabla de vectores de interrupción utilizada por 8259. La prueba del temporizador del segundo canal ha finalizado; el temporizador del primer canal del 8254 está a punto de completar la prueba. El primer bit 6 de RAM de 64DK falló.
17 Ajuste la operación de entrada/salida de video, habilite el BIOS de video si está instalado. La prueba del temporizador del primer canal ha finalizado; el temporizador del canal 0 del 8254 está a punto de completar la prueba. El primer bit 7 de 64DK RAM falló.
18 Pruebe la memoria de video. Si la instalación del BIOS de video seleccionado pasa, se puede omitir. La prueba del temporizador del canal 0 ha finalizado; la actualización de la memoria está a punto de comenzar. El primer bit 8 de 64DK RAM falló.
19 Pruebe el bit de máscara del controlador de interrupciones (8259) del canal 1. La actualización de la memoria ha comenzado y se completará. El primer bit 9 de 64DK RAM falló.
1A Prueba el bit de máscara del controlador de interrupciones (8259) del canal 2. Activando el circuito de actualización de memoria, a punto de comprobar el tiempo de encendido/apagado de 15 microsegundos. El primer bit 10 de RAM de 64DK falló.
1B Prueba el nivel de batería del CMOS. Se completó la prueba de 30 microsegundos del tiempo de actualización de la memoria; la prueba de memoria básica de 64K está a punto de comenzar. El primer bit 11 de RAM de 64DK falló.
1C Prueba la suma de comprobación CMOS. El primer bit 12 de RAM de 64DK falló.
1D Establece la configuración CMOS. El primer bit 13 de RAM de 64DK falló.
1E Determine el tamaño de la memoria del sistema y compárelo con el valor CMOS. El primer bit 14 de RAM de 64DK falló.
1F prueba la memoria de 64K hasta un máximo de 640K. El primer bit 15 de RAM de 64DK falló.
20 Mide el bit de interrupción fijo 8259. Comienza la prueba básica de memoria de 64K; pronto probará las líneas de dirección. La prueba del registro DMA esclavo está en progreso o falló.
21 Mantener el bit de interrupción no enmascarable (NMI) (paridad o verificación de canal de entrada/salida). Pasa la prueba de la línea de dirección; la paridad está a punto de activarse. La prueba del registro DMA principal está en progreso o falló.
22 Pruebe la función de interrupción de 8259. Finaliza la activación de la paridad; comenzará la prueba de lectura/escritura de datos en serie. La prueba del registro de máscara de interrupción principal está en curso o falló.
23 Pruebe el modo de protección 8086 modo virtual y el modo de página 8086. La prueba básica de lectura/escritura de datos en serie de 64K está bien; cualquier ajuste antes de la inicialización del vector de interrupción está a punto de comenzar. La prueba del registro de máscara de interrupción del esclavo está en progreso o falló.
24 Mide la memoria extendida de más de 1MB. Todos los ajustes previos a la inicialización del vector están completos y la preparación inicial del vector de interrupción está a punto de comenzar. Configure el registro de direcciones del segmento ES en el extremo superior de la memoria.
25 Prueba todas las memorias excepto las primeras 64K. Complete la preparación inicial del vector de interrupción; se leerá el puerto de entrada/salida del 8042 para la interrupción giratoria. La carga del vector de interrupción está en progreso o ha fallado.
26 Probar excepciones a los métodos de protección. Lea el puerto de entrada/salida del 8042; está a punto de realizar los preparativos iniciales para la rotación de los datos globales. Active la línea de dirección A20; habilítela para participar en el direccionamiento.
27 Determinar el control de caché o enmascarar la RAM. La preparación inicial de los 1 datos está completa; cualquier preparación inicial después del vector de interrupción continuará. La prueba del controlador del teclado está en curso o falló.
28 Identificar control de caché o controlador de teclado especial 8042. La preparación inicial después de completar el vector de interrupción está a punto de configurarse. Fallo de alimentación del CMOS/cálculo de suma de comprobación en curso.
29. Se ha configurado el modo monocromo y el modo de color se configurará pronto. La verificación de la validez de la configuración CMOS está en curso.
2A Inicializa el controlador del teclado. Se ha configurado el modo de color y la paridad de disparo antes de que se realice la prueba de ROM. Memoria base vacía de 64K.
2B Preparación inicial de unidades de disco y controladores. Activa el final de la paridad; cualquier ajuste requerido antes de controlar la verificación de la ROM de video opcional. La prueba de memoria de pantalla está en progreso o falló.
2C Comprueba el puerto serie y realiza los preparativos iniciales. Completado antes del control de la ROM de vídeo; a punto de ver y controlar las ROM de vídeo opcionales. La preparación inicial de la pantalla está en progreso o falló.
2D detecta el puerto paralelo y lo prepara inicialmente.
Se ha completado el control de la ROM de vídeo opcional y el control de cualquier otro procesamiento después del control de recuperación de la ROM de vídeo es inminente. La prueba de seguimiento de pantalla está en curso o falló.
2E Preparación inicial de unidades de disco duro y controladores. Recupérese del procesamiento después del control de la ROM de video; si no se encuentra EGA/VGA, realice una prueba de lectura/escritura de la memoria de la pantalla. La detección de ROM de vídeo está en curso.
2F Detecta el coprocesador matemático y realiza los preparativos iniciales para él. No se encontró EGA/VGA; comenzará la prueba de lectura/escritura de la memoria del monitor.
30 Crea memoria básica y memoria extendida. Pasó la prueba de lectura/escritura de la memoria del monitor; próximamente se realizará la verificación de escaneo. Creo que la pantalla funciona.
31 Detecta la ROM seleccionada de C800:0 a EFFF:0 y realiza la preparación inicial. La prueba de lectura/escritura de la memoria del monitor o la verificación de escaneo fallaron y está a punto de realizarse otra prueba de lectura/escritura de la memoria del monitor. Los monitores monocromáticos funcionan.
32 Chips de E/S de programa como COM/LTP/FDD/equipo de sonido en la placa base para adaptarse a los valores de configuración. Pasa otra prueba de lectura/escritura de la memoria del monitor; realizará otra verificación de escaneo del monitor. Los monitores en color (40 columnas) funcionarán.
33. Se completa la inspección del monitor de video; comenzaremos a usar el interruptor de ajuste y la tarjeta enchufable real para verificar el tipo de cierre del monitor. Los monitores en color (80 columnas) funcionarán.
34. El adaptador de pantalla ha sido verificado; el modo de pantalla se ajustará a continuación. El tic del cronómetro interrumpe una prueba en curso o falla. 35. La configuración del modo de visualización está completa; el área de datos de la ROM del BIOS está a punto de ser verificada. Hay una prueba de apagado en curso o ha fallado.
36. Se ha comprobado el área de datos de la ROM del BIOS; el cursor de información de encendido se configurará pronto. A-20 falló en el circuito de la puerta.