¡Muchas gracias por la traducción! ! ! Se necesita urgentemente ~

Verilog HDL es un lenguaje de descripción de hardware (HDL), un lenguaje que describe la estructura y el comportamiento del hardware del sistema digital en forma textual. Se puede utilizar para representar diagramas de circuitos lógicos, expresiones lógicas y funciones lógicas completadas por sistemas lógicos digitales.

Verilog HDL y VHDL son dos de los lenguajes de descripción de hardware más populares del mundo, ambos desarrollados a mediados de los años 80. El primero fue desarrollado por Gateway Design Automation Company (la empresa fue adquirida por Cadence en 1989). Ambos HDL son estándares IEEE.

Los diseñadores utilizan computadoras para simular y sintetizar la lógica del lenguaje HDL para diseñar circuitos digitales y sus productos de manera conveniente y eficiente.

El software de desarrollo de lenguaje Verilog HDL de uso común incluye MAX+PLUS II de Altera, Quartus II de Xilinx y Foundation ISE.

La historia del desarrollo de Verlog HDL

El lenguaje de descripción de hardware Gateway Automation (GDA) se fundó en 1, 1981.

2. En 1983, Philip Moorby, de esta empresa, lanzó Verilog HDL. Moorby se convirtió más tarde en el diseñador principal de Verrlog HDL-XL y en el primer socio de Cadence.

3.Moorby diseñó el primer simulador para Verilog HDL en 1984-1985.

4.1986 Moorby hizo otra contribución importante al desarrollo de Verilog HDL y propuso el algoritmo XL para una simulación rápida a nivel de puerta.

5. Con el éxito de Verilog HDL-XL, el lenguaje Verilog HDL se ha desarrollado rápidamente.

6. 1987 Synonsys comenzó a utilizar el lenguaje de comportamiento Verilog HDL como entrada de la herramienta de síntesis.

7. En 1989, Cadence adquirió Gateway y Verilog HDL pasó a ser propiedad privada de Cadence.

8. A principios de 1990, Cadence separó Verilog HDL de Verilong HDL-XL y lanzó públicamente Verilog HDL. Posteriormente, se creó OVI (Open Verilog HDL International) para ser responsable del desarrollo de Verilog HDL. Ovi está compuesto por usuarios de Verilog HDL y proveedores de CAE y desarrolla el estándar.

En 1993, casi todos los fabricantes de ASIC comenzaron a admitir Verilog HDL y consideraron a Verilog HDL-XL como el mejor simulador. Al mismo tiempo, OVI lanzó la versión 2.0 de la especificación Verilong HDL y el IEEE aceptó la propuesta de utilizar Verilong HDL2.0 de OVI como estándar IEEE.

10, 1995 En febrero de 1995, IEEE formuló el estándar IEEE1364-1995 para Verilong HDL.