Familiarizado con Verilog, c, Modelsim, ise13.1, NC, tcl.
Familiarizado con el diseño front-end y la simulación de circuitos digitales Verilog, incluida la simulación funcional y la simulación de temporización.
Familiarizado con el proceso de desarrollo utilizando FPGA basado en xilinx, incluida la reconstrucción del núcleo IP de codificación y decodificación de señales, etc.
Estar familiarizado con el uso de C y Matlab para modelar y simular algoritmos, y tener cierta comprensión de los algoritmos de procesamiento de comunicaciones inalámbricas.
Estar familiarizado con el uso de TCL para escribir archivos do para simulación de modelos y llamar a simulación por lotes.
Para obtener la exquisita plantilla de currículum en Word, puedes hacer clic en mi avatar para ingresar a la página de inicio de mi biblioteca;
Usar una computadora de escritorio puede mostrar mejor el efecto de diseño del currículum;
/view/5 eecd 46 c 76 a 20029 a.C. 642d 2e html
.