Tabla de verdad:
ABCD Y
0000 0
0001 1
0010 1
0011 0
0100 1
0101 0
0110 0
0111 1
1000 1
1001 0
1010 0
1011 1
1100 0
1101 1
1110 1
1111 0
Expresión:
Y＝A'B'C'D+A'B'CD'+A'BC' D '+AB'C'D'+ABCD'+ABC'D+AB'CD+A'BCD,
Diagrama de conexiones:
Terminales A2, A1 y A0 de 74151 están conectados a A, B y C respectivamente.
Los terminales D0, D3, D5 y D6 de 74151 están conectados a D, D1, D2, D4 y D7 están conectados a D',
El terminal de salida de 74151 es Y.
Información ampliada:
En el diseño ASIC y diseño PLD, la simplificación del diseño de circuitos lógicos combinacionales es muy importante. En el diseño, a menudo se requiere utilizar la menor cantidad de puertas lógicas o. cables para implementar. En el diseño ASIC y PLD, es necesario procesar una gran cantidad de elementos restringidos, pero los elementos con valores 1 o 0 son limitados. Se propone un nuevo método de diseño de circuitos lógicos combinacionales.
Y la lógica expresa la relación causal que sólo se da cuando se cumplen todas las condiciones que determinan el resultado de una cosa. La suma de todos los factores de una combinación con una variable de salida de 1 indica que aparece la combinación con una variable de salida de 1, y todas las combinaciones con una variable de salida de 0 no aparecen, por lo que puede representar la combinación con una variable de salida de 1.
El análisis de circuitos lógicos combinacionales se divide en los siguientes pasos:
(1) Dado un diagrama de circuito lógico dado, escriba la expresión lógica del extremo de salida;
(2) Enumere la tabla de verdad;
(3) Resuma las funciones lógicas a través de la tabla de verdad para ver si el circuito original es óptimo. Si no, mejórelo.
Enciclopedia Baidu-Circuito Lógico