Sistema de servocontrol de motor de CC
1. Tarea
Utilizar FPGA como dispositivo central para diseñar y construir un sistema de servocontrol de motor de CC.
2. Requisitos
1. Requisitos básicos:
(1) Implementar lógica PWM y circuito de accionamiento de puente para accionar motores de CC pequeños (por debajo de 5 W). el cambio de velocidad se puede controlar en un circuito abierto;
(2) Implementar un circuito y una lógica de medición de velocidad, que puede utilizar un método fotoeléctrico para medir y mostrar la velocidad en tiempo real del motor
(3) Implementar PID El algoritmo de control de retroalimentación conecta la lógica de medición de velocidad y la lógica de accionamiento PWM para lograr un control directo y preciso de la velocidad sin carga del motor. El rango de control de velocidad es de 600 rpm a 2400 rpm, el error de control es menor que. 5% y el tiempo de seguimiento de la velocidad es inferior a 5 segundos.
2. Dale rienda suelta a la parte
(1) Reducir el tiempo de seguimiento de velocidad a menos de 2 segundos
(2) Reducir el error de control; a menos del 2%;
(3) Se permite una carga ligera (menos del 20% del par de rotor bloqueado del motor).
4. Explicación
1. Esta pregunta se centra en la dirección de la electrónica de control y de potencia. Se recomienda para equipos que participan en el control de la electrónica o la dirección de la energía eléctrica o con equipos. participando en la dirección de control electrónico o potencia. Los estudiantes forman un equipo para elegir esta pregunta.
2. Se recomienda que la lógica PWM y la lógica de medición de velocidad estén escritas en Verilog. El algoritmo PID se puede implementar en Verilog o. en el software Nios2;
3. Tipo de puente El circuito de accionamiento puede utilizar una solución de un solo chip, consulte la serie L62XX de ST.
Reproductor de música
1. Tarea
Utilice FPGA como dispositivo central para diseñar y producir un reproductor de música que pueda reproducir archivos de música almacenados en la tarjeta SD.
2. Requisitos
1. Requisitos básicos:
(1) Para diseñar el circuito DAC de audio y el circuito amplificador de audio, se puede utilizar una solución de un solo chip. usado;
(2) Puede reproducir archivos de audio de 16 bits con una frecuencia de muestreo de 44,1 KHz y la calidad del sonido es buena.
(3) Capaz de reproducir múltiples archivos de audio y cambiar de pista
(4) Realizar funciones de avance y rebobinado rápido
2. p>
(1) puede reproducir archivos de audio en formatos comprimidos, como el formato ADPCM o incluso el formato MP3;
(2) realiza la función de mostrar letras de forma sincrónica.
(3) Visualización del espectro de cinco segmentos.
Sistema transceptor de datos de radio por software
1. Tarea
Utilizar FPGA como dispositivo central para implementar un sistema transceptor de datos por radio por software.
2. Requisitos
1. Requisitos básicos
1) El extremo emisor de datos utiliza DDS como fuente de señal para modulación FSK, ASK o PSK (elija uno). )), y usa el DAC para enviar la señal a la antena, y los datos de banda base usan codificación Manchester;
2) El extremo receptor de datos usa ADC para el muestreo directo de frecuencia portadora o el muestreo directo de frecuencia intermedia (IF Muestreo), y la solución se realiza en la demodulación FPGA (el método de demodulación no está limitado), se obtienen la decodificación de banda base y los datos.
3) La frecuencia portadora es autodeterminada y el ancho de banda ocupado es tan pequeño; Como sea posible, se puede utilizar el canal ideal (conexión por cable directa) para transmitir el portador y permitir la transmisión de datos a una velocidad superior a 1 Kbit/s;
4) El extremo emisor define la secuencia de envío a través de 8. interruptores de palanca y el extremo receptor utiliza un LED para mostrar su estado;
2. Requisitos de extensión
1) Utilice canales inalámbricos, con cualquier forma de antena, y la distancia de transmisión sea mayor que 0,5 m;
2) Aumente la velocidad de transmisión de datos a 50 Kbit/s.
4. Descripción
1. Esta pregunta se centra en la dirección de alta frecuencia de los deportes electrónicos. Se recomienda que los equipos participen en la dirección de alta frecuencia de los deportes electrónicos. Trabajando en equipo con estudiantes que participan en la dirección de alta frecuencia de los deportes electrónicos. Haga esta pregunta
2 Durante la prueba, SignalTap se utilizará principalmente para observar las condiciones de codificación y modulación.
3. Conocimientos que es necesario comprender y aprender:
a) Ley de Nyquist sobre muestreo de señales digitales
b) Modulación e interpretación de la modulación de comunicación, banda base. codificación, sincronización de símbolos, sincronización de cuadros, etc.
c) Con respecto al muestreo de frecuencia portadora, muestreo de frecuencia intermedia, demodulación coherente, etc. de la radio por software
Consulte los libros pertinentes.
4. Se puede utilizar una placa de desarrollo DE0 para transmitir y recibir al mismo tiempo
5. La solución a este problema puede ser profunda o superficial. Dado que el canal es ideal, no se ciña a los principios de comunicación ni al software relacionado con la radio. Para las soluciones clásicas y complicadas descritas en los libros, los métodos de demodulación y decodificación deben simplificarse tanto como sea posible según la situación específica
Osciloscopio de almacenamiento digital simple
1. Tarea
Uso FPGA se utiliza como dispositivo central para diseñar y producir un osciloscopio de almacenamiento digital simple para mostrar la forma de onda medida.
2. p>
1. Requisitos básicos
1 ) Se requiere que el instrumento tenga una función de visualización y almacenamiento del disparador. Cuando se cumplen las condiciones del disparador, el instrumento puede recopilar y almacenar la señal medida y luego. mostrarlo en la pantalla LCD o enviar los datos a la PC para su visualización a través del puerto serie o el puerto JTAG;
2) Se requiere que la impedancia de entrada del instrumento sea superior a 1 MΩ;
3) La visualización vertical (voltaje) se divide en 10 divisiones (div), cada división tiene 10 puntos de muestreo y la resolución vertical se puede ajustar en tres niveles: ±0,1 V/div, ±0,2 V/div, ± 0,5 V/div.
4) La visualización horizontal (tiempo) se divide en 10 cuadrículas (div), cada cuadrícula tiene 10 puntos de muestreo y la resolución horizontal se puede ajustar en seis niveles: 1μs/div, 2,5μs/div, 5μs/div, 10μs/div, 25μs/div, 50μs/div
5) El ancho de banda máximo de la señal de entrada alcanza 1MHz
6) Incluye dos modos de disparo: flanco ascendente; disparador y disparador de borde descendente. El nivel de disparo es ajustable.
7) Profundidad de almacenamiento: cada disparador almacena una pantalla (100 muestras).
8) Realiza muestreo continuo, activando el muestreo dos veces; por segundo, es decir, la frecuencia de actualización de la pantalla es de 2 pantallas/s, y cuando no hay una condición de activación, se toma una pantalla cada 0,5 segundos;
9) No hay distorsión obvia en la forma de onda observada .
2. Aproveche la parte
1) Agregue funciones de muestreo y pausa únicas
2) Aumente la frecuencia de actualización de la pantalla a 5 pantallas/s;
3) Profundidad de almacenamiento extendida, con zoom de forma de onda y funciones de movimiento horizontal al final de un solo muestreo y pausa;
4) Muestra el valor de pico a pico de la señal, valor efectivo , valor promedio y frecuencia;
5) Agregar función de cursor, dos cursores pueden moverse y mostrar dinámicamente el tiempo, el voltaje y la diferencia de tiempo entre los dos cursores;
6) Aumentar el muestreo velocidad y resolución horizontal y mejorar el ancho de banda de entrada.
4. Explicación
Esta pregunta tiene requisitos relativamente altos en los dispositivos y se centra en la dirección de medición de la competencia electrónica. Se recomienda que los equipos que participan en la dirección de medición de la competencia electrónica o formen equipos. con los estudiantes que participan en la dirección de medición de la competencia electrónica. Elija esta pregunta La pregunta requiere un convertidor AD con una frecuencia de muestreo de 10 Msps. Busque los chips relevantes de ADI o TI y solicítelos usted mismo.