Se puede conseguir.
74ls164 y 74lsT164 son dispositivos CMOS de puerta de silicio de alta velocidad que son compatibles con pines con dispositivos Schottky TTL (LSTTL) de bajo consumo. 74HC164 y 74HCT164 son registros de desplazamiento activados por flanco de 8 bits que ingresan datos en serie y luego los emiten en paralelo.
Utilizando la salida del oscilador de conteo 74LS161, no es necesario configurar las funciones de reinicio y configuración. La salida del contador de bajo a alto cumple con los requisitos de división de frecuencia por 2, frecuencia por 4,. frecuencia por 8 y frecuencia por 16 respectivamente. Solo diodos emisores de luz.
El pin CLK está conectado a la señal de entrada, el pin Q (es decir, el pin con una barra horizontal en Q) está conectado al pin D y el pin Q o Q se utiliza como salida. Este es un circuito divisor de frecuencia de dos vías. Solo se usa una etapa así (un flip-flop D) se divide por dos, si se usan dos niveles, se divide por cuatro, y si se usan tres niveles. se divide por ocho.
Información ampliada:
Cada vez que el reloj (CP) cambia de bajo a alto, los datos se desplazan un bit hacia la derecha y la entrada a Q0 es la entrada de dos datos. terminales (DSA y DSB), se mantendrá durante un período de tiempo de configuración antes del flanco ascendente del reloj.
Un nivel bajo en la entrada de reinicio maestro (MR) invalidará todas las demás entradas, borrará el registro de forma asíncrona y forzará todas las salidas a nivel bajo.
H=HIGH (alto) nivel
h=HIGH (alto) nivel un tiempo de configuración antes de la transición del reloj de bajo a alto
L= Nivel BAJO (bajo)
l=nivel BAJO (bajo) un tiempo de configuración antes de la transición del reloj de bajo a alto
p>
q=las letras minúsculas representan el estado de la entrada de referencia un tiempo de configuración antes de la transición del reloj de bajo a alto
↑= transición del reloj de bajo a alto
Baidu Encyclopedia-74ls164