Red idiomática china - Poemas del Día Nacional - Utilice el lenguaje Verilog hdl para diseñar un circuito de registro de desplazamiento bidireccional de ocho bits.

Utilice el lenguaje Verilog hdl para diseñar un circuito de registro de desplazamiento bidireccional de ocho bits.

módulo fifo(clr, clk, din, LorR, dout)

entrada clr, clk, din

entrada LorR

salida [7:0]dout;

reg [7:0] fifo;

asignar dout=fifo;

siempre@( posedge clk)

if(clr)

fifolt;=0;

else

if(LorR)

fifolt; ={fifo[6:0], din};

else

fifolt; ={din, fifo[7:1]};

endmodule

si

上篇: ¿Existe alguna diferencia entre apreciar y valorar? ¿Alguien puede decirme? 下篇: Los documentos que se deben proporcionar al solicitar la emisión de un certificado de origen GSP incluyen: