Los procesadores Xeon utilizan la misma microarquitectura (microkernels) que las CPU de escritorio normales, pero se centran más en el número de núcleos que en la frecuencia del reloj, y añaden funciones avanzadas para servidores y estaciones de trabajo, como memoria ECC, más núcleos múltiples y mayor tamaño. RAM y caché, y manejo de excepciones de Machine Check Architecture (MCA) para brindar confiabilidad, disponibilidad y mantenibilidad de clase empresarial. Además, algunos modelos admiten buses QPI (Quick Path Interconnect) y UPI (Super Path Interconnect) para conectar varias CPU entre sí y proporcionar capacidades de procesamiento multicanal, como 2 canales, 4 canales y 8 canales. .
Actualmente existen seis series de procesadores Xeon:
Además, Xeon también incluye procesadores Xeon Phi ¿El último procesador Xeon Phi está basado en Intel? La arquitectura integrada de muchos núcleos (arquitectura MIC) puede proporcionar servicios masivos de vectorización y procesamiento paralelo para las aplicaciones informáticas de alto rendimiento más exigentes, admitiendo hasta 72 núcleos y 36 MB de caché L2.
La tecnología de interconexión múltiple se utiliza para instalar múltiples procesadores interconectados en una sola placa base, que incluye principalmente:
Los procesadores de muchos núcleos están diseñados para un procesamiento altamente paralelo. Procesador especial de múltiples núcleos. No busca la profundidad de la canalización ni el hiperprocesamiento para mejorar el rendimiento de un solo núcleo, pero contiene una gran cantidad de núcleos de procesador independientes simples, por lo que tiene un mayor rendimiento o un menor consumo de energía, pero una mayor latencia y un menor rendimiento de un solo subproceso.
La coherencia de la caché es una dificultad que limita la expansión de los procesadores multinúcleo. Los procesadores de muchos núcleos resuelven este problema mediante el paso de mensajes, memoria temporal, DMA, espacio de direcciones global particionado (PGAS) y cachés de solo lectura/no uniformes. En realidad, una GPU puede considerarse un procesador de muchos núcleos con múltiples unidades de procesamiento de sombreadores.
La tecnología de almacenamiento multicanal es una tecnología que puede mejorar el rendimiento de la transmisión de datos de almacenamiento. Al agregar más canales de comunicación paralelos entre la DRAM y el controlador de memoria/chipset, se puede aumentar el ancho de banda de transferencia de datos. En teoría, cada canal adicional duplica el rendimiento de transmisión de datos en comparación con un solo canal. En términos generales, el modo multicanal tiene requisitos para las especificaciones y ranuras de memoria, y el modo multicanal solo se puede habilitar si se cumplen los requisitos.
La tecnología multicanal más común en la actualidad es una configuración de dos canales. Por ejemplo, dos conjuntos de DDR de 64 bits proporcionan canales DDR de 128 bits. Los procesadores que admiten la tecnología de cuatro canales incluyen procesadores Intel/AMD de alta gama, procesadores Cortex-A72 que incluyen la tecnología ARM CoreLink CCI-500 y procesadores de alta gama de Qualcomm y Samsung. Los procesadores de servidor como AMD EPYC y Cavium ThunderX2 admiten tecnología de ocho canales. Además, la arquitectura Haswell-EX demostrada por Intel en 2012 también admite DDR4 de ocho canales.
La tecnología de subprocesos múltiples incluye subprocesos múltiples simultáneos (SMT) y subprocesos múltiples temporales:
El subproceso múltiple temporal también se denomina subproceso cruzado, es decir, se emite una instrucción en un ciclo de reloj se emiten alternativamente varias instrucciones del hilo. Actualmente, el multiproceso temporal solo aparece en procesadores de tipo barril como CDC 6000 (década de 1960), TerMTA (1988) y XMOS XCore XS1 (2007).
Los mecanismos de notificación y detección de errores de hardware proporcionados por los procesadores de servidor Intel incluyen errores de bus del sistema, errores de ECC, errores de paridad, errores de caché, errores de TLB, etc. , incluido un conjunto de registros MSR para configurar el MCA y registros MSR adicionales para registrar errores de hardware.
Antes de la aparición de la tecnología ECC, otra tecnología de verificación de errores más comúnmente utilizada en la memoria era la tecnología de verificación de paridad. Esta tecnología solo puede detectar errores pero no puede corregirlos.
La memoria ECC es suficiente para implementar la tecnología de verificación de errores y corrección automática de errores, que puede detectar y corregir automáticamente la corrupción de datos interna más común, permitiendo que el sistema funcione normalmente sin ser interrumpido por errores. Normalmente, la memoria ECC mantiene el sistema de memoria libre de errores de un solo bit, utilizando un código ECC de 5 bits para corregir errores de 1 bit en datos de 8 bits.
Cada vez que se duplican los bits de datos, el ECC solo aumenta en 1 bit, es decir, cuando los bits de datos son de 16 bits, los bits ECC son de 6 bits, cuando los bits de datos son de 32 bits, los bits ECC son de 7 bits, cuando los bits de datos son 64 bits, los bits ECC son 8 bits, y así sucesivamente.
La tecnología de procesamiento vectorial puede operar directamente matrices unidimensionales (vectores), que es exactamente lo opuesto al procesamiento escalar que solo puede procesar un dato a la vez. La tecnología de procesamiento de vectores puede mejorar enormemente el rendimiento en entornos de trabajo específicos, especialmente en simulación numérica o campos similares. La tecnología de procesamiento vectorial apareció por primera vez a principios de la década de 1970 y se convirtió en la dirección dominante en el diseño de supercomputadoras desde la década de 1970 hasta la de 1990. Las supercomputadoras basadas en procesamiento vectorial gradualmente perdieron su dominio a fines de la década de 1990 debido a la rápida disminución en el costo-rendimiento de los diseños de procesadores convencionales, y la mayoría de las implementaciones de CPU comerciales ahora brindan algún tipo de instrucciones de procesamiento vectorial para manejar múltiples vectorizaciones. Conjunto de datos, esto es llamado SIMD (instrucción única de datos múltiples). Además, existe la tecnología MIMD (Multiple Institution Multiple Data) para procesar conjuntos de datos cuantificados multidireccionales mediante múltiples instrucciones.