Prefacio
Capítulo 1 Introducción
1.1 El chip del sistema es inevitable para el desarrollo de la tecnología microelectrónica.
1.2 Tecnología de automatización de diseño electrónico y lenguaje de descripción de hardware
1.2.1 Descripción general del desarrollo de la tecnología de automatización de diseño electrónico
1.2.2 Arriba.
Método de diseño Down
1.2.3 Lenguaje de descripción de hardware
Capítulo 2 Circuito integrado digital CMOS
2.1 Introducción
2.2 Circuito integrado Producción principal procesos
Preparación de obleas
2.2.2 Fabricación de placas
Litografía
Oxidación
Deposición
Corrosión
Difusión
Conductor y resistencia
2.3Inversor CMOS y su diseño
2.3.1 Transistor MOS y su diseño
2.3.2 Estructura del inversor CMOS y su
campo
2.4 Reglas de diseño y parámetros de proceso
2.4 .1 Contenido y función del diseño reglas
Reglas geométricas
Reglas eléctricas
2.5 Características de los circuitos digitales CMOS
2.5.1 Nivel lógico estándar
Características de distribución lógica
2.5.3 Carga capacitiva y su impacto
2. 5. 4 Tolerancia al ruido de los circuitos CMOS
2.6 Puerta lógica CMOS
2.6.1 Puerta CMOS NOR
2.6.2 Puerta CMOS NAND
2.6.3 Puerta lógica CMOS multientrada
2.7NMOS transistor de transmisión y puerta de transmisión CMOS
2.7.1 Transistor de transmisión NMOS
2.7.2Puerta de transmisión CMOS
Aplicación
Capítulo 3 Descripción del hardware Lenguaje VHDL
3.1 Introducción
3.2 Conocimientos básicos de VHDL
3.2.1 Estructura del programa VHDL
HDL..Paquetes en el público biblioteca de recursos
3 . 2 . 3 Unidades léxicas de VHDL
Objetos y tipos de datos
Expresiones y operadores
3.3 Descripción de la estructura VHDL
3.3.1 Descripción del comportamiento de la estructura
Descripción RTL de la estructura
Descripción estructural de la estructura
3.4 Forma de subestructura de la estructura
3.4.1 Proceso
3.4.2 Método de organización multiproceso de estructura compleja
3.4.3 Yuan
p>
Subprogramas
3.5 Sentencias secuenciales y sentencias concurrentes
3.5.1 Sentencias secuenciales
3.5.2 Sentencias concurrentes
3.6 Señales y procesamiento de señales en VHDL
3.6.1 Fuente de control de señal
Retraso de señal
3.6.3 Período analógico y 8 retrasos de señal
p>
Funciones de atributos de señales
3.6.5 Señales con funciones de atributos
3.7 Otras declaraciones de VHDL
3.7.1 Declaración de descripción y definición de atributos
3.7.2 Declaración de activos
Texto
3.8 Lógica multivalor
3.8.1 Modelo numérico de tres estados
p>Lógica multivalor
3.9 Creación de instancias de componentes
3.9.1 Diseño de componentes generales
Paquete de construcción
Llamada a componentes
Configuración 3.10
Configuración predeterminada 3.10.1
Configuración de componentes 3.10.2
Configuración de bloques 3.10.3
p>
3.10.4 Configuración de la estructura
Aplicación
Capítulo 4 Diseño de unidades lógicas digitales básicas
4.1 Diseño de circuitos lógicos combinacionales
4.1.1f] Circuito
4.1.2 Búfer de tres estados y búfer de bus
4.1.3 Codificador, decodificador y selector
4.1.4 Diseño de operador
4.1.5
Unidad lógica aritmética
4.2 Diseño de circuito lógico secuencial
4.2.1 Flip-flop
Latch
Registro
4.2.4 Contador
4.3 Memoria
4.3.1 Descripción general
Memoria de solo lectura
Memoria de acceso aleatorio
4.3.4 Pila de primero en entrar, último en salir
4.4 Máquina de estados finitos
Aplicación
Capítulo 5 Diseño de estructura jerárquica de sistemas digitales
5.1 Modelo de algoritmo de hardware
5.1.1 Modelo de algoritmo de pila FIFO.
5.1.2 Algoritmo multiplicador de complemento de un bit de Booth
Modelo
5.2 División de sistemas de chips
5.2.1 Interfaz paralela 8255
5.2.2 Estructura del multiplicador en complemento a dos de Booth
Diseño
5.3 Representación de la interconexión entre sistemas
5.4 Simulación y prueba del sistema
5.4.1 Descripción general
5.4.2 Método de diseño del programa de simulación
5. 3 EXLO crea un programa de prueba.
Aplicación
Capítulo 6 Arquitectura SOC
6.1 Estructura de SOC
6.1.1 Introducción
6.1. 2 Estructura de hardware del SOC
6.1.3 Software integrado
6.2 Procesador de conjunto de instrucciones reducido integrado en SOC
6.2.1 Descripción general
p>Definición y características de RISC
6.2.3 Características de las instrucciones de RISC
6.2.4 Tecnología de procesamiento paralelo de RISC
6.2 .5 RISC /Estructura DSF
6 2 . 6 Diseño del núcleo RISC
6.3 Arquitectura del procesador integrado ARM
6.3.1 Descripción general
ARM7. procesador serie
Procesador serie ARM9
Procesador serie 6.3.4ARM9E
Procesador serie 6.3.5ARMl0
Procesador serie ARMll
Arquitectura del procesador integrado 6.4 MIPS324Kc
6.4.1 Descripción general
6. 4. 2 Procesamiento integrado IPS 324 KC
Mecanismo de interconexión SOC 6.5
6.5.1 Descripción general
6. 5. 2 bus MBA
Bus de conexión central
p>
Bus
6 . 5 Bus CP
Interfaz de componente virtual
Chip de sistema integrado 6.6 con núcleo ARM
Por ejemplo
6.6.1Microcontrolador de alto rendimiento serie LPC 2100
6. 6. 2a Microcontrolador de alto rendimiento serie 1191 sam7x.
6.6.3Microcontrolador de alto rendimiento AT91RM9200
6.7 Sistema operativo integrado en tiempo real
6.7.1 Sistema operativo en tiempo real
6.7.2 Descripción general del sistema operativo integrado en tiempo real
6.7.3 Programación multitarea en tiempo real
Señales y semáforos
Aplicación
Capítulo 7 Dispositivos lógicos programables
7.1 Descripción general
7.1.1 Desarrollo de dispositivos lógicos programables
7.1.2 Circuitos reconfigurables por el usuario y ASIC programables
Circuito
7.1.3 Clasificación de dispositivos lógicos programables
7.2 Componentes de programación de dispositivos lógicos programables
7.2.1 Interruptor fusible
p>Interruptor antifusible
7.2.3 Tecnología de programación de compuerta flotante
7.3 Estructura del circuito de dispositivos PAL y GAL
7.3.1 Representación del circuito PLD método
7. 3. 2 Estructura del circuito básico del PLD
7. 3. 3 Estructura del circuito del equipo PAL
7.3.4 Lógica de matriz general GAL
7.4CPLD serie ispLSI
7.4.1 Descripción general
7 4 2 Características estructurales del CPLD serie ISP LSI 1000
7. 4 . 3 Características de prueba y programación del CPLD de la serie ISP LSI
7 4 . Estructura del CPLD de la serie ISP LSI 2000
CPLD de la serie ispLSI3000 4 . 6 Estructura y principio de funcionamiento del CPLD de la serie ISP LSI 5000V
7 4 . 7 Estructura y principio de funcionamiento del CPLD de la serie ISP lsl 8000/V
.
7.5 Matriz de puertas programables en campo
7.5.1 Descripción general
7.5.2 Estructura y construcción de la FPGA serie XC 4000
Principio de funcionamiento
7.5.3 serie de piezas FPGA
7.6 Diseño e implementación de sistemas basados en dispositivos lógicos programables de alta densidad
Descripción general del diseño e implementación
Selección de equipos
7.6.3 Proceso de diseño de PLD de alta definición
Aplicación
Capítulo 8 Chip de sistema programable
8.1 Descripción general del chip del sistema programable
8.2 Estructura y rendimiento de la FPGA serie virtex-II
Rendimiento
8.2.1 Descripción general
8. 2 . 2 Descripción general de la FPGA de la serie Virtex-II
Estructura
8 2 3 Configurabilidad de la FPGA de la serie Virtex-II
Módulo lógico
8. 2. Módulo RAM opcional de 418 K bits
Multiplicador integrado
8.2.6 Búfer de multiplexación de reloj global
8.2.7 Administrador de reloj digital
Módulo de entrada y salida
8.2.9 Tecnología de interconexión activa
8.3 Procesador RISC integrado Soft Core MicroBlaze
8.3.1 MicroBlaze humano integrado -núcleo blando del procesador de computadora
Descripción general
8.3.2 Núcleo blando del procesador integrado MicroBlaze
Estructura
8.3.3 MicroBlaze del procesador integrado núcleo blando
Señal de interfaz
8.4 Sistema programable virtex-ii pro series en chip
Chip
8.4.1 Descripción general de virtex- ii pro SOPC series
8.4.2 Núcleo de procesador PowerPc405 integrado
8.4.3 Transmisor de línea serie bidireccional de velocidad
Aplicación
Capítulo 9 Diseño ASIC
9.1 Introducción
9.2 Diseño de matriz de puertas y matriz de circuitos de puertas
9.2.1 Diseño de matriz de puertas
Matriz de entrada
9.2.3 Matriz de puertas y proceso de diseño de matrices de puertas
9.3 Diseño de celda estándar
9.4 Verificación del diseño
9.4. 1 Verificación de reglas de diseño
Verificación de reglas eléctricas
9.4.3 Interacción entre el diseño y el diagrama de circuito Verificación de coherencia
Simulación después de 9.5
Aplicación
Capítulo 10 Diseño de estructura comprobable
10.1 Diseño comprobable de circuito integrado a gran escala
Importancia
10.2 Conceptos básicos de comprobabilidad
10.2.1 Modo de falla
10.2.2 Análisis de capacidad de prueba
10.2.3 Generación de vectores de prueba
LO.2.4 Simulación de fallas
10.3 Diseño estructural de capacidad de prueba de circuitos integrados
1 Diseño de prueba especial
10.3.2 Diseño de prueba de escaneo
10.3.3 Tecnología de autoprueba incorporada
10.3.4 Tecnología de prueba a nivel de sistema: escaneo de límites
Tecnología de prueba
Uso
Apéndice
Apéndice AVHDL archivo de colección de paquetes estándar
Apéndice lista principal de BIP
Referencia
p>