1.1 Desarrollo de las computadoras
1.2 Hardware de la computadora 4
Composición del hardware de la computadora 4
1.2.2 Proceso de trabajo de la computadora 7
1.3 Software de computadora 8
1.3.1 Software de sistema de computadora 8
1.3.2 Software de aplicación de computadora
1.4 Estructura jerárquica de los sistemas informáticos 11
1.4.1 Dividir los sistemas informáticos desde una perspectiva de hardware
1.4.2 Dividir los sistemas informáticos desde una perspectiva de software
1.5 Computadora indicadores de rendimiento 12
1.5.1 Rendimiento y tiempo de respuesta 13
1.5.2 Ciclo de reloj de la CPU y frecuencia principal 13
1.5.3 Reloj promedio por instrucción Número de ciclos CPI y tiempo de ejecución de CPU 13
1.5.4 MIPS y MFLOPS 13
1.5.5 Evaluación del rendimiento 14
Resumen de este capítulo 16
Ejercicio 16
Capítulo 2 Métodos de operación y componentes operativos 17
2.1 Partes del operador 17
2.1.1 Sumador 17
2.1.2 Sumador serial y sumador paralelo 18
2.1.3 Unidad lógica aritmética 20
2.2 Suma y resta de punto fijo 21
2.2. de punto fijo 21
Suma y resta de complemento 22
2.2.3 Método de desbordamiento e identificación 24
2.3 Operación de multiplicación binaria 25
2.3.1 Multiplicación de un bit en código original 25
2.3.2 Multiplicación de un bit en complemento a dos 28
2.3.3 Multiplicación en complemento a dos 30
2.4 Binario operación de división 31
2.4.1 División de un bit del código original 31
2.4.2 División por complemento de un bit 35
2.5 Operaciones con números de coma flotante Método 36
2.5.1 Representación de números en coma flotante 36
2.5.2 Operaciones de suma y resta en coma flotante 37
2.5.3 Operaciones de multiplicación y división en coma flotante 38
Capítulo 40 Descripción general
Ejercicio 40
Capítulo 3 Sistema de comando 42
3.1 Descripción general del sistema de comando 42
3.1.1 Desarrollo del sistema de comando 42
3.1.2 Requisitos que debe cumplir un sistema de comando completo 43
3.2 Descripción general del formato de comando 44
3.2. 1 Formato de comando 44
3.2.2 Tecnología de extensión del código de operación de instrucción 45
3.2.3 Relación entre la longitud de la instrucción y la longitud de la palabra 47
3.3 Representación de datos 48
3.4 Modo de direccionamiento 48
3.4.1 Direccionamiento implícito 49
3.4.2 Modo de direccionamiento inmediato 49
Modo de direccionamiento directo 49
3.4.4 Modo de direccionamiento de registro 49
Modo de direccionamiento indirecto 50
3.4.6 Modo de direccionamiento de índice 51
3.4.7 Modo de direccionamiento relativo 51
3.4.8 Dirección base direccionamiento 51
3.5 Clasificación de instrucciones 52
3.5.1 Instrucciones de Transmisión de Datos 52
3.5. 2 Instrucciones de operación lógica y aritmética 52
3.5.3 Instrucciones de cambio 53
3.5.4 Instrucciones de procesamiento de cadenas 53
p>3.5.5 Descripción de la categoría de transferencia 53
3.5.6 Instrucciones de apilamiento y operación de apilamiento 54
Instrucciones de entrada/salida (E/S) 55
Instrucciones aritméticas de punto flotante 56
3.5.9 Instrucciones vectoriales y multiprocesador 56
Instrucciones de control 56
3.6 Computadoras con conjunto de instrucciones reducido 56
>
3.6.1 CISC y RISC 56
Características de RISC 57
3.7 Conceptos básicos de la programación en lenguaje ensamblador 59
3.7.1 Líneas de declaración en lenguaje ensamblador Composición 59
3.7.2 Estructura del programa fuente en lenguaje ensamblador 61
3.7.3 Método de programación en lenguaje ensamblador 62
Resumen de este capítulo 63
Ejercicio 63
Capítulo 4 Componente del controlador 65
4.1 Controlador 65 en la computadora
4.1.1 Función del controlador 65
4.1 .2 Composición del controlador 66
4.2 Computadora de control cableada 67
4.2.1 Generación de señales de control de lógica combinacional 67
4.2 .2 Método general de generación señales de control de operación 68
4.2.3 Proceso de diseño de lógica de control cableado 69
4.3 Computadora microprogramada 70
4.3.
4.3.2 Principios básicos del control de microprogramas 71
4.3.3 Tecnología de microprogramas
4.3.4 Control cableado Comparación con el control de microprogramas 76
4.4 Microprocesador Pentium 76
4.5 Controlador 79 modo de control
Resumen del Capítulo 80
Ejercicio 80
Capítulo 5 Sistema de almacenamiento 83
5.1 Descripción general de los sistemas de memoria y almacenamiento 83
5.1.1 Clasificación de la memoria 83
5.1.2 Estructura jerárquica del sistema de almacenamiento 84
5.2 Principal memoria 85
5.2.1 Principales indicadores técnicos de la memoria principal 85
5.2.2 Memoria de lectura/escritura 86
Memoria semiconductora no volátil 88
5.2.4 Composición y control de la memoria de semiconductores 89
5.3 Memoria paralela 91
5.3.1 Memoria paralela de una sola palabra 91
5.3.2 Multi- memoria entrelazada del cuerpo 92
5.4 Caché 93
5.4.1 Principio de funcionamiento del caché 93
5.4.2 Consistencia del caché
5.4. 3 Organización de la caché 96
5.5 Memoria virtual 100
Descripción general de la memoria virtual 100
5.5.2 Segmentación de la memoria virtual 100
5.5.3 Memoria virtual de página 100
5.5.4 Memoria virtual de página de segmento 102
5.6 Protección de almacenamiento 103
Resumen de este capítulo 104
Ejercicio 105
Capítulo 6 Dispositivos de entrada/salida 106
6.1 Descripción general de los dispositivos externos 106
6.2 Dispositivos de entrada de uso común 107
6.2. 1 Teclado 107
Tarjeta gráfica 107
6.2.3 Ratón 107
6.2.4 Pantalla táctil 108
6.2.5 Entrada de imagen dispositivo (cámara de video y cámara digital) 108
6.2.6 Entrada de escritura a mano 108
6.3 Equipo de visualización 108
6.3.1 Tipos de equipo de visualización 108
6.3.2 Terminología relacionada con la tecnología de visualización 110
6.4 Equipos de impresión 111
6.4 .1 Impresora matricial 111
6.4.2 Láser impresora 112
6.4.3 Impresora de inyección de tinta 113
6.4.4 Máquina de escribir por transferencia térmica 113
p>6.4.5 Tendencia de desarrollo de impresoras 114
6.5 Memoria auxiliar 114
6.5.1 Indicadores técnicos de la memoria magnética 115
6.5.2 Principios y métodos de grabación magnética 116
6.5.3 Almacenamiento en disco duro 121
6.5.4 Almacenamiento en disco óptico 124
Resumen de este capítulo 127
Ejercicio 127
Capítulo 7 Sistema de entrada/salida 129
7.1 Descripción general del sistema de entrada/salida (E/S) 129
7.1.1 Direccionamiento de dispositivos de entrada/salida 129
7.1.2 Funciones básicas de la interfaz de E/S 130
p>7.2 El programa controla directamente el modo de entrada/salida 130
7.3 El programa interrumpe el modo de entrada/salida 131
7.3.1 Algunos conceptos sobre interrupciones 131
Procesamiento de interrupciones 133
7.4 Modo de entrada/salida DMA 137
7.4.1 DMA3 tres modos de trabajo 137
7.4.2 El controlador DMA consta de 137 composiciones.
7.4.3 Proceso de transferencia de datos DMA 138
7.5 modo de control de canal y procesador periférico 138
7.5.1 tipo canal de E/S 139
p>7.5.2 Procesador de entrada/salida (IOP) de tipo canal y procesador periférico 140
7.6 Estructura del bus 141
7.6.1 Clasificación del bus 141
Estructura del autobús 7.6.2 142
El autobús 7.6.3 se compone de 143.
7.6.4 Estándar de bus 146
7.6.5 Interfaz periférica 148
Resumen de este capítulo 151
Ejercicio 151
Capítulo 8 Tecnología de tuberías 152
8.1 Concepto básico de tuberías 152
8.1.1 Principio de funcionamiento básico de tuberías 153
8.1.2 Rendimiento de tuberías Índice 154
8.2 Conflicto de canalización 157
8.2.1 Conflicto de datos 157
8.2.2 Conflicto de estructura 157
8.2.3 Control conflicto 158
8.3 Introducción a la tecnología de tuberías 158
8.3.1 Tecnología paralela a nivel de instrucción 159
8.3.2 Tecnología de tuberías superescalar 160
8.3.3 Tecnología de supercanalización 161
8.3.4 Tecnología de canalización de palabras de instrucción ultralarga 161
8.3.5 Tecnología EPIC 163
8.3.6 Bucle Tecnología de paralelismo a nivel 163
Resumen de este capítulo 164
Ejercicio 164
Capítulo 9 Tecnología multinúcleo 165
9.1 Conceptos básicos de tecnología multinúcleo 165
9.2 Arquitectura de procesador multinúcleo 166
9.2.1 Arquitectura de procesador de alta eficiencia de reactor de agua a presión 166
9 . 2 UltraSPARC T1 167 de Sun.
9 . 2 . 3 Arquitectura de IBM Cell 169
9.2.4 Arquitectura de procesador X86 de muchos núcleos 169
9.2.5 Arquitectura del sistema de coprocesador HyperTransport 171
9.3 Soporte para procesadores multinúcleo 174
9.3.1 Firmware 174
9.3.2 Soporte EFI para procesadores multinúcleo 174
9.3.3 Compatibilidad con sistema operativo de procesador multinúcleo 175
9.4 Tecnología multiproceso concurrente 176
9.4.1 Proceso 176
Subproceso 177
9.4.3 Tecnología multiproceso concurrente 177
Resumen de este capítulo 180
Ejercicio 180
Capítulo 10 Arquitectura de computadoras paralelas 181
10.1 Computadoras SIMD y computadoras MIMD 181
Clasificación de la arquitectura de computadoras 10.1.1
10.1.2 Sistemas de procesador paralelo SIMD (sistemas de procesador de matriz)
10.1.3 Sistema multiprocesador (computadora MIMD) 183
10.2 Interconexión en red 186
10.2.1 Conceptos básicos de interconexión en red
10.2.2 Red estática 187
10.2.3 Red dinámica 187
10.2.4 Función de interconexión de la red 187
10.3 Modelo de acceso a memoria de computadora paralelo y modelo de computación paralela 191
10.3.1 Modelo de acceso a memoria de computadora paralela 191
10.3.2 Modelo de computación paralela 191
10.3.3 Modelo de consistencia de almacenamiento 193
Resumen del capítulo 196
Ejercicio 196
Referencia 198