Un bucle de bloqueo de fase o bucle de bloqueo de fase (PLL) es un sistema de control que genera una señal que tiene una relación fija con la fase de una señal de "referencia" . El circuito de bucle bloqueado de fase responde a la frecuencia y fase de la señal de entrada, aumentando o disminuyendo automáticamente la frecuencia del oscilador controlado hasta que su frecuencia y fase coincidan con la frecuencia y fase de referencia. Un bucle de fase bloqueada es un ejemplo de un sistema de control que utiliza retroalimentación negativa.
Los bucles de fase bloqueada se utilizan ampliamente en radio, telecomunicaciones, computadoras y otras aplicaciones electrónicas. Pueden generar frecuencias estables, recuperar señales de canales de comunicación ruidosos o distribuir pulsos de sincronización de reloj en diseños de lógica digital como los microprocesadores. Debido a que un solo circuito integrado puede proporcionar un bloque de construcción completo de bucle bloqueado en fase, esta tecnología se usa ampliamente en dispositivos electrónicos modernos con frecuencias de salida que van desde una fracción de un ciclo por segundo hasta varios gigahercios.
Las primeras investigaciones sobre bucles bloqueados en fase se remontan a 1932, cuando investigadores británicos desarrollaron un reemplazo para el receptor superheterodino de Edwin Armstrong, el receptor homodino. En un sistema homodino o síncrono, el oscilador local se sintoniza a la frecuencia de entrada deseada y se multiplica por la señal de entrada. La señal de salida resultante incluye la información de modulación de audio original. El objetivo era desarrollar un circuito receptor alternativo que requiriera menos circuitos de sintonización que un receptor superheterodino. Dado que la frecuencia del oscilador local puede variar rápidamente, se aplica una señal de corrección automática al oscilador para que mantenga la misma fase y frecuencia que la señal deseada. H. de Bellescise describió la técnica en 1932 en un artículo publicado en la revista francesa Onde Electrique. [1]
En los receptores de televisión analógica desde al menos finales de la década de 1930, los circuitos de escaneo horizontal y vertical de bucle sincronizado en fase están bloqueados para sincronizar los pulsos en la señal de transmisión. [2]
Cuando Signetics introdujo una serie de circuitos integrados monolíticos, sistemas completos de bucle de bloqueo de fase de chip, en 1969, [3] las aplicaciones de la tecnología se multiplicaron. Unos años más tarde, RCA introdujo el bucle de bloqueo de fase de micropotencia CMOS "CD 4046", que se convirtió en un circuito integrado popular.
Aplicaciones
Los bucles de bloqueo de fase se utilizan ampliamente con fines de sincronización; en comunicaciones espaciales, para seguimiento coherente de portadoras y dispersión de umbrales, sincronización de bits y sincronización de símbolos. Los bucles de bloqueo de fase también se pueden utilizar para demodular señales de FM. En los transmisores de radio, PLL se utiliza para sintetizar nuevas frecuencias que son múltiplos de la frecuencia de referencia y tienen la misma estabilidad que la frecuencia de referencia.
[editar] Recuperación del reloj
Algunos flujos de datos, especialmente los flujos de datos en serie de alta velocidad (como el flujo de datos sin procesar del cabezal de la unidad de disco), se generan sin un reloj que los acompañe . Enviado. El receptor genera un reloj basado en una referencia de frecuencia aproximada y luego utiliza un PLL para alinear la fase con las transiciones en el flujo de datos. Este proceso se llama recuperación del reloj. Para que este esquema sea efectivo, el flujo de datos debe tener transiciones lo suficientemente frecuentes para corregir cualquier desviación en el oscilador PLL. Por lo general, se utiliza algún tipo de codificación redundante; 8B10B es común.
[editar]Deskew
Si el reloj se envía en paralelo con los datos, el reloj se puede utilizar para el muestreo de datos. Debido a que el reloj debe recibirse y amplificarse antes de accionar el flip-flop que muestrea los datos, existe un retraso finito relacionado con el proceso, la temperatura y el voltaje entre el borde del reloj detectado y la ventana de datos recibida. Este retraso limita la frecuencia con la que se pueden enviar datos. Una forma de eliminar este retraso es agregar un PLL de alineación en el receptor para que el reloj de cada flip-flop de datos coincida con la fase del reloj de recepción. En tales aplicaciones, a menudo se utiliza una forma especial de PLL, llamada bucle bloqueado por retardo (DLL). [4]
[editar] Generación de reloj
Muchos sistemas electrónicos incluyen varios procesadores que funcionan a cientos de MHz. Normalmente, el reloj suministrado a estos procesadores proviene de un generador de reloj PLL, que multiplica un reloj de referencia de frecuencia más baja (generalmente 50 o 100 MHz) por la frecuencia operativa del procesador.
En situaciones en las que la frecuencia de funcionamiento es de varios gigahercios rtz y el cristal de referencia es de sólo decenas o cientos de megahercios, el factor de multiplicación puede ser bastante grande.
[editar]Espectro ensanchado
Todos los sistemas electrónicos liberan cierta energía de radiofrecuencia no deseada. Diversas agencias reguladoras (como la FCC en Estados Unidos) imponen límites a la energía que se puede emitir y a cualquier interferencia que cause. El ruido emitido suele aparecer en picos espectrales agudos (normalmente en la frecuencia de funcionamiento del dispositivo y en algunos armónicos). Los diseñadores de sistemas pueden utilizar PLL de espectro ensanchado para reducir la interferencia en receptores de alta Q al distribuir la energía en una porción mayor del espectro. Por ejemplo, al cambiar la frecuencia operativa hacia arriba o hacia abajo una pequeña cantidad (aproximadamente 1), un dispositivo que opera a cientos de MHz puede distribuir su interferencia uniformemente en unos pocos MHz de espectro, lo que reduce significativamente la frecuencia vista por un receptor de FM con un ancho de banda de decenas de kilohercios.
Para chino, solo usa software de traducción, así que no lo publicaré. .