¿Alguien tiene alguna pregunta para el examen final sobre principios de composición informática? ¡Gracias!

Preguntas del examen de principios de composición informática

1. Preguntas de opción múltiple (***20 puntos, 1 punto cada una)

1. La instrucción de operación de dirección cero no proporciona la dirección del operando en el formato de instrucción y su operando proviene de ____C__.

A. Datos inmediatos y parte superior de la pila;

B. Registro temporal;

C. La parte superior de la pila y la parte superior de la subpila;

D. acumulador.

2. ___C___ puede distinguir si las instrucciones o los datos se almacenan en la unidad de almacenamiento.

A. Memoria;

B. Operador;

C. Responsable;

D. usuario.

3． La denominada computadora de estructura de tres buses se refiere a _B_____.

A. Hay tres conjuntos de líneas de transmisión: líneas de dirección, líneas de datos y líneas de control.

B． Tres conjuntos de líneas de transmisión: bus de E/S, bus de memoria principal y bus DMA;

C. Tres conjuntos de líneas de transmisión: bus de E/S, bus de memoria principal y bus del sistema;

D. Hay tres conjuntos de líneas de transmisión: bus de dispositivo, bus de memoria principal y bus de control. .

4. La longitud de palabra de una determinada computadora es de 32 bits, su capacidad de almacenamiento es de 256 KB, está direccionada por palabra y su rango de direccionamiento es _____B_.

A. 128K;

B． 64K;

C． 64KB;

D. 128 KB.

5． Cuando el host y el dispositivo transmiten datos, se utiliza ___A___ y el host y el dispositivo funcionan en serie.

A. Método de consulta del programa;

B. Modo de interrupción;

C. Método DMA;

D. pasillo.

6． En una máquina de enteros de punto fijo, ¿qué afirmación ___B___ es correcta?

A. El código original y el código complementario no pueden representar -1, y el código complementario puede representar -1;

B. Los tres números de máquina pueden representar -1;

C. Los tres números de máquina pueden representar -1 y los tres números de máquina tienen el mismo rango de representación;

D. Ninguno de los tres números de máquina puede representar -1.

7． En el modo de direccionamiento indexado, la dirección efectiva del operando es ___C___.

A. El contenido del registro de dirección base más el domicilio formal (desplazamiento);

B. Contenido del contador del programa más dirección formal;

C. El contenido del registro índice más el domicilio formal;

D. Nada de lo anterior es cierto.

8. Las interrupciones vectoriales son ___C___.

A. El dispositivo periférico genera una interrupción;

B. La dirección de entrada del programa de servicio de interrupción está formada por hardware;

C. La dirección del vector está formada por hardware y luego la dirección de entrada del programa de servicio de interrupción se encuentra a partir de la dirección del vector

D. Nada de lo anterior es cierto.

9． El ancho de una señal de tiempo se refiere a _____C_.

A. Ciclo de instrucción;

B. Ciclo de máquina;

C. Ciclo de reloj;

D. período de almacenamiento.

10. El controlador que almacena el microprograma en EPROM es el controlador ____A__.

A. Microprograma estático;

B. Nanoprograma;

C. Microprograma dinámico;

D. microprograma.

11. Las instrucciones implícitas se refieren a ___D___.

A. Instrucciones cuyos operandos están implícitos en el código de operación;

B. Instrucciones que completan todas las operaciones en un ciclo de máquina;

C. Instrucciones existentes en el sistema de instrucción;

D. Instrucciones no encontradas en el conjunto de instrucciones.

12. Cuando se utiliza un número binario de 16 bits para representar un número de punto flotante, el ____B_ de las siguientes soluciones es la mejor.

A. El código de pedido tiene 4 dígitos (incluido 1 dígito del signo de pedido) y la mantisa tiene 12 dígitos (incluido 1 dígito del signo de número);

B. El código de exponente toma 5 dígitos (incluido 1 dígito del símbolo del exponente) y la mantisa toma 11 dígitos (incluido 1 dígito del símbolo numérico);

C. El código de exponente toma 8 dígitos (incluido 1 dígito para el símbolo de exponente) y la mantisa toma 8 dígitos (incluido 1 dígito para el símbolo numérico);

D. El código de exponente tiene 6 dígitos (incluido 1 dígito para el exponente) y la mantisa tiene 12 dígitos (incluido 1 dígito para el signo numérico).

13． Modo DMA__B____.

A. Dado que se puede utilizar para la transmisión de información de dispositivos periféricos de alta velocidad, también puede reemplazar el método de interrupción;

B. No puede reemplazar el método de interrupción;

C. También puede solicitar la interrupción del procesamiento de la transferencia de datos desde la CPU;

D. No hay ningún mecanismo de interrupción en el interior.

14. Durante el ciclo de interrupción, ____D__ establece el flip-flop de interrupción de habilitación en "0".

A. Desactivar las instrucciones de interrupción;

B. Instrucciones de la máquina;

C. Habilitar instrucciones de interrupción;

D. Interrumpir instrucciones implícitas.

15. En una CPU con una estructura de bus única, varios componentes __B____ están conectados al bus.

A. En un momento determinado, solo uno puede enviar datos al bus y solo uno puede recibir datos del bus;

B. Solo uno puede enviar datos al bus en un momento determinado, pero varios pueden recibir datos del bus al mismo tiempo;

C. Puede haber varias personas enviando datos al autobús al mismo tiempo y puede haber varias personas recibiendo datos del autobús al mismo tiempo;

D. Puede haber varios enviando datos al bus al mismo tiempo, pero puede haber uno recibiendo datos del bus al mismo tiempo.

16. Entre los tres controles de bus centralizados, el método ___A___ es el más sensible a fallas de circuito.

A. Consulta en cadena;

B. Consulta programada de contador;

C. Solicitud independiente;

D. Nada de lo anterior es cierto.

17． Para una memoria de 16K×8 bits, la suma de sus líneas de dirección y líneas de datos es __D____.

A. 48;

B. 46;

C. 17;

D. Veintidós.

18． En el ciclo de direcciones indirectas, __C____.

A. Las operaciones de dirección indirecta de todas las instrucciones son las mismas;

B. Todas las instrucciones de direccionamiento indirecto de memoria tienen las mismas operaciones;

C. Para las instrucciones de direccionamiento indirecto de memoria o de direccionamiento indirecto de registro, sus operaciones son diferentes;

D. Nada de lo anterior es cierto.

19. De las siguientes afirmaciones, ____B__ es correcta.

A. La EPROM es regrabable y, por lo tanto, también es un tipo de memoria de acceso aleatorio;

B. La EPROM es regrabable, pero no se puede utilizar como memoria de acceso aleatorio;

C. La EPROM sólo se puede reescribir una vez, por lo que no se puede utilizar como memoria de acceso aleatorio;

D. La EPROM es regrabable, pero se puede utilizar como memoria de acceso aleatorio.

20. Hay muchas formas de clasificar las impresoras. Si se distinguen por si pueden imprimir caracteres chinos, se pueden dividir en _C_____.

A. Impresoras paralelas e impresoras serie;

B. Impresora de impacto e impresora sin impacto;

C. Impresoras matriciales e impresoras de tipos móviles;

D. Impresoras láser e impresoras de inyección de tinta.

2. Complete los espacios en blanco (***20 puntos, 1 punto por cada espacio en blanco)

1. Supongamos que el código de exponente del número de punto flotante es de 8 bits (incluido el exponente de 1 dígito) y la mantisa es de 24 bits (incluido el exponente de 1 dígito), entonces el rango de valores verdaderos decimales correspondientes al punto flotante en complemento a dos de 32 bits está normalizado número es: el número positivo máximo es 2127 (1-2-23), el número positivo mínimo es 2-129, el número negativo máximo es 2-128 (-2-1-2-23) y el número negativo mínimo El número es -2127.

2. Hay dos formas básicas de direccionamiento de instrucciones, una es el modo de direccionamiento secuencial, la dirección de la instrucción la proporciona el contador del programa, y la otra es el modo de direccionamiento de salto, la dirección de la instrucción la proporciona la instrucción misma.

3． En una tubería sumadora de punto flotante con cuatro secciones de proceso, suponga que los tiempos de las cuatro secciones del proceso son T1 = 60 ns, T2 = 50 ns, T3 = 90 ns, T4 = 80 ns. Entonces, el ciclo de reloj de la tubería del sumador es de al menos 90 ns. Si se utiliza el mismo circuito lógico, pero no canalizado, el tiempo necesario para la adición de punto flotante es de 280 ns.

4. Para un número de coma flotante, cuando su mantisa se desplaza hacia la derecha, para que su valor permanezca sin cambios, se debe aumentar el exponente. La mantisa se desplaza 1 posición hacia la derecha y el código del exponente se suma 1.

5． La memoria consta de m (m=1, 2, 4, 8...) módulos. Cada módulo tiene su propia dirección y registro de datos. Si la memoria utiliza direccionamiento de módulo m, el ancho de banda de la memoria se puede aumentar a m veces el original. .

6． Escriba la rutina del servicio de interrupciones para múltiples interrupciones en secuencia, incluida la protección de la escena, la habilitación de interrupciones y los servicios del dispositivo. . Restaurando la escena e interrumpiendo el tramo de regreso.

1． A. A. 2127(1-2-23) B. 2-129C． 2-128(-2-1-2-23)D. -2127

3. Explicación del sustantivo (***10 puntos, 2 puntos por cada pregunta)

1. Comandos de microoperación y microoperaciones

Respuesta: Los comandos de microoperación son comandos que controlan la finalización de las microoperaciones; son las operaciones más básicas controladas por los comandos de microoperación.

2. Memoria caché rápida

Respuesta: La memoria caché rápida es una memoria de alta velocidad agregada entre la CPU y la memoria principal para aumentar la velocidad de acceso a la memoria. Es transparente para el usuario. Siempre que la información más reciente que necesita la CPU se transfiera de la memoria principal a la caché, la CPU solo necesita acceder a la caché rápida cada vez para lograr el propósito de acceder a la memoria principal, mejorando así la velocidad de acceso a la memoria.

3． Direccionamiento base

Respuesta: La dirección efectiva del direccionamiento base es igual a la dirección formal más el contenido del registro base.

4. Tecnología de múltiples problemas en la tubería

Respuesta: Para mejorar el rendimiento de la tubería, intente generar los resultados de más instrucciones en un ciclo de reloj (el recíproco de la frecuencia principal de la máquina). la tecnología multiproblema en proceso.

5． Longitud de la palabra de instrucción

Respuesta: La longitud de la palabra de instrucción se refiere al número total de bits en el código binario de la instrucción de la máquina.

4. Preguntas de cálculo (5 puntos)

Supongamos que el número de máquina tiene 8 bits de longitud (incluido 1 bit de signo), sea A=, B=, calcule el complemento de [A B]. ], y restaurado al valor real.

Respuesta a la pregunta de cálculo: Complemento [A+B] = 1.1011110, A+B = (-17/64)

Complemento [A-B] = 1.1000110, A-B = (35 /64 )

5. Preguntas de respuesta corta (***20 puntos)

1. ¿Cuál es la principal diferencia entre comunicación asincrónica y comunicación sincrónica? Explique cómo se comunican las partes que se comunican. (4 puntos)

La principal diferencia entre la comunicación síncrona y la comunicación asíncrona es que la primera tiene un reloj público, todos los dispositivos en el bus transmiten información en un tiempo unificado y un ciclo de transmisión unificado, y ambas partes se comunican. según el acuerdo Buen momento contacto. Este último no tiene reloj público ni ciclo de transmisión fijo y utiliza comunicación en modo de respuesta. Los métodos de contacto específicos incluyen no enclavamiento, semienclavamiento y enclavamiento completo. Las dos partes que se comunican en el modo sin enclavamiento no tienen una relación de restricción mutua; las dos partes que se comunican en el modo semienclavado tienen una relación de restricción simple; las dos partes que se comunican en el modo totalmente entrelazado tienen una relación de restricción completa. Entre ellos, la comunicación totalmente entrelazada tiene la mayor confiabilidad.

2. ¿Por qué es necesario conectar los dispositivos periféricos a la CPU a través de interfaces? ¿Qué funciones tiene la interfaz? (6 puntos)

Respuesta: Las razones principales por las que los dispositivos periféricos se conectan a la CPU a través de interfaces son:

(1) Una máquina generalmente está equipada con múltiples periféricos, cada uno de los cuales tiene Su número de dispositivo (dirección) se puede utilizar para seleccionar el dispositivo a través de la interfaz.

(2) Hay muchos tipos de dispositivos de E/S con diferentes velocidades, que pueden ser muy diferentes de la velocidad de la CPU y el almacenamiento en búfer de datos se puede lograr a través de la interfaz para lograr la coincidencia de velocidad.

(3) Los dispositivos de E/S pueden transmitir datos en serie, mientras que la CPU generalmente transmite datos en paralelo. La conversión de formato de datos en serie a paralelo se puede lograr a través de la interfaz.

(4) Los niveles de entrada/salida del dispositivo de E/S pueden ser diferentes de los niveles de entrada/salida de la CPU, y la conversión de nivel se puede lograr a través de la interfaz.

(5) La CPU inicia el trabajo del dispositivo de E/S y envía varias señales de control a los periféricos, y los comandos de control se pueden transmitir a través de la interfaz.

(6) El dispositivo de E/S debe informar su estado de funcionamiento ("ocupado", "listo", "error", "solicitud de interrupción", etc.) a la CPU de manera oportuna. y el estado de funcionamiento del dispositivo se puede monitorear a través de la interfaz y guardar información de estado para consulta de la CPU.

Se puede ver que la interfaz debe tener la función de direccionar, transmitir comandos, reflejar el estado del dispositivo y transmitir datos (incluido el almacenamiento en búfer, el formato de datos y la conversión de nivel).

6. Preguntas y Respuestas (***15 puntos)

1. Suponga que los distintos componentes de la CPU y sus relaciones de interconexión son como se muestra en la siguiente figura. En la figura, W es el indicador de control de escritura, R es el indicador de control de lectura y R1 y R2 son registros temporales. (8 puntos)

(1) Suponga que se requiere que la ALU complete la operación de (PC) + 1 → PC durante el ciclo de búsqueda de instrucciones (es decir, la ALU puede completar la operación de sumar 1 a uno de sus operandos fuente). Es necesario escribir todos los comandos de microoperación y arreglos de ritmo en el ciclo de búsqueda con el ritmo mínimo.

Respuesta: Dado que (PC) + 1→PC debe ser completado por ALU, el valor de PC se puede utilizar como operando fuente de ALU controlando ALU para realizar la operación +1, (PC). Se obtiene + 1 y el resultado se envía al R2 conectado a la salida ALU y luego a la PC.

La clave de esta pregunta es considerar el problema del conflicto del bus, por lo que los comandos de microoperación y la disposición de los tiempos del ciclo de búsqueda de instrucciones son los siguientes:

T0 PC→MAR , 1→R

T1 M(MAR)→MDR, (PC) + 1→R2

T2 MDR→IR, OP(IR)→Componente de formación de comando de microoperación

T3 R2 →PC

(2) Escriba los comandos de microoperación y los arreglos de ritmo necesarios en la fase de ejecución de la instrucción ADD # α (# es la característica de direccionamiento inmediato, y el operando implícito está en ACC).

Respuesta: El comando de microoperación y la disposición de tiempos del ciclo de ejecución de la instrucción de adición de direccionamiento inmediato son los siguientes:

T0 Ad(IR)→R1 número inmediato→R1

T1 (R1) + (ACC)→R2; ACC envía ALU a través del bus

T2 R2→ACC

2. ¿Cuáles son los componentes principales de la interfaz DMA? ¿Qué funciones debe realizar durante el intercambio de datos? Dibuje un diagrama de flujo del proceso de trabajo de DMA (excluidos el preprocesamiento y el posprocesamiento)

Respuesta: la interfaz DMA consta principalmente de un registro del búfer de datos, un contador de direcciones de la memoria principal, un contador de palabras, un registro de direcciones del dispositivo, Mecanismo de interrupción y lógica de control DMA y otros componentes. Durante el proceso de intercambio de datos, las funciones de la interfaz DMA son: (1) Enviar una señal de solicitud de bus a la CPU (2) Cuando la CPU envía una señal de respuesta del bus, asume el control del bus; una señal de dirección a la memoria (y puede modificar automáticamente el puntero de dirección (4) Enviar señales de control de lectura/escritura a la memoria para la transferencia de datos (5) Modificar el contador de palabras y determinar si la transferencia DMA se completa según el; número de palabras transferidas (6) Enviar una señal de fin de DMA al El programa de aplicación de la CPU se interrumpe e informa que se ha transferido un conjunto de datos. El flujo de trabajo de DMA se muestra en la figura.

7. Preguntas de diseño (10 puntos)

Supongamos que la CPU*** tiene 16 líneas de dirección y 8 líneas de datos y se utiliza como señal de control de acceso a la memoria (nivel bajo activo). , utilizado como señal de control de lectura y escritura (nivel alto para lectura, nivel bajo para escritura). Están disponibles los siguientes chips y varios circuitos de puerta (los circuitos de puerta están personalizados), como se muestra en la figura.

Dibuje el diagrama de conexión entre la CPU y la memoria:

(1) El espacio de direcciones del chip de memoria se asigna de la siguiente manera: el espacio de direcciones máximo de 4K es el área del programa del sistema, el espacio de direcciones de 4K adyacente es. el área de trabajo del programa del sistema y el espacio mínimo de direcciones de 16 K es el área del programa del usuario;

(2) Señale el tipo y la cantidad de chips de memoria que se utilizarán;

( 3) Dibuje la lógica de selección de chip en detalle.

(1) Asignación de espacio de direcciones de memoria principal:

6000H~67FFH es el área del programa del sistema

6800H~6BFFH es el área del programa del usuario.

Respuesta: (1) Asignación de espacio de direcciones de memoria principal. (2 puntos)

A15 … A11 … A7 … … A0

ROM 4K 2K×8 bits máximo 2 piezas

4K adyacente 4K×4 bits RAM 2 piezas

RAM mínimo 16K 8K × 8 bits 2 piezas

(2) Selección razonable de los chips de memoria anteriores, explique cuántas piezas elegir.

2) Según la asignación del espacio de direcciones de la memoria principal

El espacio máximo de direcciones de 4K es el área del programa del sistema y se seleccionan dos chips ROM de 2K × 8 bits (1 punto; )

El espacio de direcciones 4K adyacente es el área de trabajo del programa del sistema y se seleccionan dos chips de RAM de 4K × 4 bits (1 punto)

El espacio de direcciones mínimo de 16K es el área del programa de usuario y se seleccionan dos chips de RAM de 8K × 8 bits. (1 punto)

(3) Dibuje en detalle el diagrama lógico de selección de chip del chip de memoria.

Respuesta:

1. Preguntas de opción múltiple (***20 puntos, 1 punto por cada pregunta)

1. C2. C 3. B4. B 5. Un 6. B 7. C

8. C 9. C 10. Un 11. D 12. B 13. B 14. D

15. B 16. Un 17. D 18. C 19. B 20. C

2. Complete los espacios en blanco (***20 puntos, 1 punto por cada espacio en blanco)

1. A. A. 2127(1-2-23) B. 2-129C. 2-128(-2-1-2-23)D. -2127

2． A. Secuencia b. Contador de programa C. saltar d. El comando en sí

3. A. 90ns b． 280ns

4. A. A. Aumentar b. Suma 1

5. A. Dirección B. Datos c. Módulo m D. m

6. A. Proteger la escena B. Active la interrupción C. Servicios de equipos D. Escena de restauración

3. Explicación de terminología (***10 puntos, 2 puntos por cada pregunta)

1. Comandos de microoperaciones y microoperaciones

Respuesta: Los comandos de microoperaciones son comandos que controlan la finalización de las microoperaciones; las operaciones más básicas controladas por los comandos de microoperaciones.

2. Memoria caché rápida

3． Direccionamiento base

Respuesta: La dirección efectiva del direccionamiento base es igual a la dirección formal más el contenido del registro base.

4. Tecnología de múltiples problemas en la tubería

5． Longitud de la palabra de instrucción

Respuesta: La longitud de la palabra de instrucción se refiere al número total de bits en el código binario de la instrucción de la máquina.

IV. (***5 puntos)

Respuesta a la pregunta de cálculo: complemento [A+B] = 1,1011110, A+B = (-17/64)

Suplemento [A-B] = 1.1000110, A-B = (35/64)

5. Preguntas de respuesta corta (***20 puntos)

1. (4 puntos) Respuesta:

La principal diferencia entre la comunicación síncrona y la comunicación asíncrona es que la primera tiene un reloj público y todos los dispositivos en el bus transmiten información en un tiempo unificado y un ciclo de transmisión unificado. según el tiempo acordado. Este último no tiene reloj público ni ciclo de transmisión fijo y utiliza comunicación en modo de respuesta. Los métodos de contacto específicos incluyen no enclavamiento, semienclavamiento y enclavamiento completo. Las dos partes que se comunican en el modo sin enclavamiento no tienen una relación de restricción mutua; las dos partes que se comunican en el modo semienclavado tienen una relación de restricción simple; las dos partes que se comunican en el modo totalmente entrelazado tienen una relación de restricción completa. Entre ellos, la comunicación totalmente entrelazada tiene la mayor confiabilidad.

2. (6 puntos, 1 punto por cada tipo escrito, hasta 6 puntos)

Respuesta: Las principales razones por las que los dispositivos periféricos se conectan a la CPU a través de interfaces son:

(1) 1. Una máquina suele estar equipada con varios periféricos, cada uno de los cuales tiene su propio número de dispositivo (dirección), y el dispositivo se puede seleccionar a través de la interfaz.

(2) Hay muchos tipos de dispositivos de E/S con diferentes velocidades, que pueden ser muy diferentes de la velocidad de la CPU. El almacenamiento en búfer de datos se puede lograr a través de la interfaz para lograr la coincidencia de velocidad.

(4) Los niveles de entrada/salida del dispositivo de E/S pueden ser diferentes de los niveles de entrada/salida de la CPU, y la conversión de nivel se puede lograr a través de la interfaz.

(5) La CPU inicia el trabajo del dispositivo de E/S y envía varias señales de control a los periféricos, y los comandos de control se pueden transmitir a través de la interfaz.

4. (5 puntos) Respuesta:

(1) De acuerdo con el hecho de que tanto IR como MDR son de 16 bits, y se utiliza una instrucción de longitud de una sola palabra, la longitud de la palabra de instrucción es de 16 bits. Según 105 operaciones, tome 7 bits del código de operación. Debido a que se permiten el direccionamiento directo y el direccionamiento indirecto, y hay registros de índice y registros de dirección base, las características de direccionamiento de 2 bits pueden reflejar los cuatro modos de direccionamiento. El formato del comando final es:

El código de operación OP puede completar 105 operaciones;

Las características de direccionamiento M pueden reflejar cuatro modos de direccionamiento

dirección de formulario AD.

Esta instrucción de formato puede direccionar directamente 27 = 128, y el rango de direccionamiento de una dirección indirecta es 216 = 65536.

(2) El formato de instrucción de doble palabra es el siguiente:

AD1

AD2

Los significados de OP y M son los mismos que los anteriores;

AD1∥AD2 es una dirección de formato de 23 bits.

El rango direccionable directamente de esta instrucción de formato es 223 = 8M.

(3) Para una memoria con una capacidad de 8 MB, el MDR es de 16 bits, lo que corresponde a una memoria de 4M×16 bits.

Se pueden usar instrucciones de longitud de palabra doble para acceder directamente al espacio de almacenamiento de 4M, en cuyo caso MAR toma 22 bits. También se pueden usar instrucciones de longitud de palabra única, pero RX y RB toman 22 bits, y se usa direccionamiento indexado o base para acceder al espacio de almacenamiento de 4M. Espacio de almacenamiento de 4M.

6. (***15 puntos) Preguntas y Respuestas

1. (8 puntos) Respuesta:

(1) Dado que (PC) + 1→PC debe ser completado por ALU, el valor de PC se puede utilizar como operando fuente de ALU y se obtiene mediante controlando ALU para realizar la operación +1 (PC) + 1, el resultado se envía a R2 conectado a la salida de ALU y luego se envía a la PC.

T0 PC→MAR , 1→R

T1 M(MAR)→MDR, (PC) + 1→R2

T2 MDR→IR, OP(IR)→Componente de formación de comando de microoperación

T3 R2 →PC

(2) El comando de microoperación y la disposición de tiempos del ciclo de ejecución de la instrucción de suma direccionada inmediatamente son los siguientes:

T0 Ad(IR)→R1; datos inmediatos→R1

T1 (R1) + (ACC)→R2; ACC envía ALU a través del bus

T2 R2→ ACC; Resultado→ACC

2. (7 puntos) Respuesta: La interfaz DMA consta principalmente de un registro del búfer de datos, un contador de direcciones de la memoria principal, un contador de palabras, un registro de direcciones del dispositivo, un mecanismo de interrupción y una lógica de control DMA. Durante el proceso de intercambio de datos, las funciones de la interfaz DMA son: (1) Enviar una señal de solicitud de bus a la CPU (2) Cuando la CPU envía una señal de respuesta del bus, asume el control del bus; una señal de dirección a la memoria (y puede modificar automáticamente el puntero de dirección (4) Enviar señales de control de lectura/escritura a la memoria para la transferencia de datos (5) Modificar el contador de palabras y determinar si la transferencia DMA se completa en función de la memoria; número de palabras transferidas (6) Enviar una señal de fin de DMA al El programa de aplicación de la CPU se interrumpe e informa que se ha transferido un conjunto de datos. El flujo de trabajo de DMA se muestra en la figura.

7. Preguntas de diseño (***10 puntos)

Respuesta:

(1) Asignación del espacio de direcciones de la memoria principal. (2 puntos)

A15 … A11 … A7 … … A0

ROM 4K 2K×8 bits máximo 2 piezas

4K adyacente 4K×4 bits RAM 2 piezas

Mínimo 16K 8K×8 bits RAM 2 piezas (2) asignadas de acuerdo con el espacio de direcciones de la memoria principal

El espacio máximo de direcciones 4K es el área del programa del sistema, elija 2 chips ROM de 2K × 8 bits (1 punto)

El espacio de direcciones 4K adyacente es el área de trabajo del programa del sistema y se seleccionan dos chips RAM de 4K × 4 bits (1 punto); /p>

La dirección mínima es 16K. El espacio es el área del programa del usuario y se seleccionan dos chips de RAM de 8K × 8 bits. (1 punto)

(3) Diagrama lógico de selección de chip del chip de memoria (5 puntos)

上篇: ¿Dónde está la Facultad Shizhen de la Universidad de Medicina Tradicional China de Guizhou? 下篇: La educación en el extranjero de Zhang Ailing